gms | German Medical Science

Gegenwärtig besteht ein Cochlea Implantat System (CI-System) im Wesentlichen aus zwei Teilen, einem hinter dem Ohr getragenen Sprachprozessor (HDO-Prozessor) und dem eigentlichen implantierten Stimulator. Der HDO-Prozessor enthält Batterien zur Energieversorgung des Gesamtsystems, sowie Elektronik zur Verarbeitung des Audiosignals. Die Übertragung von Stimulationsenergie und -information erfolgt transkutan mittels einer Hochfrequenzstrecke. Derzeit sind weltweit ca. 750.000 CIs implantiert, etwa 55.000 davon in Deutschland. Das CI verbessert nicht nur entscheidend die Kommunikationsfähigkeit des einzelnen, sondern ist auch in volkswirtschaftlicher Hinsicht ein Gewinn.

Jene Implantate der Firma MED-EL, die auf der I100-Elektronikplattform beruhen, sind speziell zur Realisierung von sogenannten Feinstrukturstrategien konzipiert. Dazu gehören z.B. die 12-Kanal Implantate mit den Marktbezeichnungen CONCERTO oder SYNCHRONY. In Feinstruktur¬strategien wird explizit Zeitinformation in den apikalen, sowie tonotope Information in den mehr basalen Kanälen kombi¬niert. Notwendige Voraussetzung für Feinstrukturstrategien sind Elektrodenarrays, deren Länge die Stimulation des apikalen Bereichs der Cochlea gestattet (Complete Cochlear Coverage) [1].

Im Rahmen der I100-Elektronikplattform wird ein extrem flexibles Datenprotokoll definiert. Zur Kodierung von digitaler Information werden nicht nur klassische Bits, sondern auch Spezialsequenzen, sogenannte Doublets eingebaut. Datenworte haben flexible Längen, es können neben Einzelpulsen auch Pakete von parallelen Pulsen definiert werden. Der Start von Pulsen bzw. Pulspaketen ist nicht in ein fixes Zeitraster eingebunden, sondern kann mit einer Auflösung von etwa 2 μs frei gewählt werden. Insgesamt erlaubt dieses Datenprotokoll eine Gesamtrate von Stimulationspulsen von maximal 50.7 kpulses/sec.

Die explizite Zeitinformation der Feinstrukturstrategie beruht auf sogenannten Channel Specific Sampling Sequences (CSSS), die mit der tonotopen Information gemäß der Standardstrategie Continuous Interleaved Sampling (CIS) kombiniert wird. Die entsprechende Signalverarbeitung ist in einem CMOS-Chip integriert, der Teil des HDO-Prozessors ist. Ein extrem niedriger Leistungsverbrauch kann durch hochgradig asynchrone Signalverarbeitung erreicht werden. Entsprechend den 12 Elektroden der I100 -Plattform sind 12 separate periphere Rechenkerne für die Realisierung von 12 Bandfiltern vorgesehen. Insgesamt kann ein Audio¬frequenz¬bereich zwischen etwa 80 Hz und 10 kHz erfasst werden. Die Resultate der periphären Rechenkerne werden ein einem zentralen Rechenkern weiterverarbeitet. Im zentralen Rechenkern ist u.a. auch ein Algorithmus zur Parallelstimulation realisiert. Mittels Channel Interaction Compensation (CIC) wird dem unver¬meidlichen Kanalnebensprechen zumindest insoweit Rechnung getragen, als dass Lautstärken¬summation effektiv unterdrückt werden kann [2], [3].